全部 AI 动态 · AI 热点

6月29日

10:11

10:11

arXiv cs.AI@Cunxi Yu, Chenhui Deng, Nathaniel Pinckney, Brucek Khailany

HORIZON是一个自演化智能体框架，将硬件设计视为仓库级代码演化。它通过Markdown harness编译项目包，包含领域知识、可执行评估器和接受谓词，并利用git工作树进行状态管理和回放。在ChipBench、RTLLM、Verilog-Eval和9个CVDP类别上，HORIZON实现了100%的基准完成率。但作者指出，这些基准只是更广泛芯片设计问题的受控代理，并未解决所有挑战。

论文 HORIZON ChipBench RTLLM Verilog-Eval 硬件设计

推荐理由：HORIZON在硬件设计基准上跑通了100%，但作者自己说了这只是起点。想了解智能体如何自动化芯片设计，可以看看这篇。

6月16日

20:46

AITOP6月16日 20:46

600亿美元买下Cursor，xAI终于拿到了编程工具，但真正值得跟踪的或许不是AI

600亿美元买下Cursor，xAI终于拿到了编程工具，但真正值得跟踪的或许不是AI

6月12日

12:57

AITOP6月12日 12:57

Claude代码里藏了个20260612，18个月后的AI记忆革命已经开始倒计时

6月11日

15:28

AITOP6月11日 15:28

1107 vs 303：谷歌悄悄开源了一个“拆打字机”的模型，把大模型速度翻了4倍

15:23

AITOP6月11日 15:23

DiffusionGemma颠覆文本生成？自回归模型的“统治”要结束了

15:07

AITOP6月11日 15:07

每秒1107个token，Google开源的扩散模型为什么能改变本地推理格局？

6月10日

09:06

09:06

arXiv: DeepSeek@Jinghua Wang, Lily Jiaxin Wan, Sanjana Pingali, Scott Smith, Manvi Jha, Shalini Sivakumar, Xing Zhao, Kaiwen Cao, Deming Chen

精选

OpenRTLSet 发布了目前最大的全开源硬件设计数据集，包含超过 131,000 个多样化的 Verilog 代码样本。数据集整合了来自 GitHub 的 102k 模块、VHDL 翻译的 5k 模块以及可综合 C/C++ 翻译的 24k 模块，全部免费开放且无专有限制。研究团队利用推理模型 DeepSeek-R1 为每个代码样本生成了对应的自然语言描述，可用于微调 Qwen、Granite 等语言模型以生成 Verilog 代码。实验还探索了 Verilator 生成的 C++ 文件作为额外上下文、INT4 与 BF16 量化技术以及 7B-32B 参数模型间的性能差异。结果表明，开源方法在硬件设计任务上能达到甚至超越专有方案，为可访问的研究和商业应用奠定了新基础。

论文硬件设计 Verilog 数据集开源/仓库 DeepSeek-R1

推荐理由：硬件设计领域终于有了大规模开源数据集，做芯片验证或 RTL 生成的团队可以直接用这 13 万样本微调模型，省去自己爬取和标注的麻烦。建议做 EDA 工具或 AI for Hardware 的开发者点开看看。