精选理由
华为发布芯片演进新路线图
在ISCAS 2026上，华为何庭波发表演讲，提出韬(τ)定律，以“时间缩微”替代“几何缩微”作为半导体演进新原则。核心是逻辑折叠技术，构建从器件、电路、芯片到系统层面的多层级协同优化体系，系统性降低时间常数τ。该体系包括器件级优化、电路级逻辑折叠、芯片级软硬芯协同设计以及系统级灵衢总线。预计到2031年，基于韬定律的高端芯片晶体管密度将达1.4纳米制程同等水平。
AI 翻译 · 中文
在ISCAS 2026上，华为何庭波发表演讲，提出韬(τ)定律，以“时间缩微”替代“几何缩微”作为半导体演进新原则。核心是逻辑折叠技术，构建从器件、电路、芯片到系统层面的多层级协同优化体系，系统性降低时间常数τ。该体系包括器件级优化、电路级逻辑折叠、芯片级软硬芯协同设计以及系统级灵衢总线。预计到2031年，基于韬定律的高端芯片晶体管密度将达1.4纳米制程同等水平。
IT之家 5 月 25 日消息，今日，在电气电子工程师学会（IEEE）举办的国际电路系统研讨会 ISCAS 2026 上，华为何庭波发表题为“半导体新路径探索与实践”的主旨演讲， 发表了指导半导体产业发展的新原则 —— 韬 (τ) 定律 。 根据官方介绍，韬 (τ) 定律提出以“时间 (τ) 缩微”替代“几何缩微”作为半导体与电子系统演进的新指导原则 —— 通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，从而实现半导体…