精选理由
芯片设计团队和代工客户将受益于更高效的 PPA 优化流程，建议关注 Intel 14A 工艺的 PDK 进展，直接关系到下一代 HPC 和移动芯片的竞争力。
Cadence 宣布与英特尔代工扩大设计技术协同优化（DTCO）合作，从 Intel 14A 工艺开始，优化工具、流程和方法论以实现性能、功耗和面积（PPA）的领先。双方将紧密合作，提供可量产的 PDK，并利用 Cadence 的代理式 AI 流程加速产品上市、降低设计风险。这一合作标志着两家公司关系升级为更深层次的战略伙伴，旨在推动 HPC 和移动端低功耗设计的突破。Cadence CEO 表示，这将助力客户实现性能与能效的新突破，加速下一代产品落地。
AI 翻译 · 中文
Cadence 宣布与英特尔代工扩大设计技术协同优化（DTCO）合作，从 Intel 14A 工艺开始，优化工具、流程和方法论以实现性能、功耗和面积（PPA）的领先。双方将紧密合作，提供可量产的 PDK，并利用 Cadence 的代理式 AI 流程加速产品上市、降低设计风险。这一合作标志着两家公司关系升级为更深层次的战略伙伴，旨在推动 HPC 和移动端低功耗设计的突破。Cadence CEO 表示，这将助力客户实现性能与能效的新突破，加速下一代产品落地。
IT之家 6 月 9 日消息，Cadence（楷登）美国当地时间 8 日宣布扩大与英特尔代工的合作， 从 Intel 14A 开始推进针对英特尔先进制程的 DTCO （IT之家注：设计技术协同优化），同时面向 HPC 和移动端低功耗设计。 Cadence 表示，DTCO 合作的重点在于优化工具、流程、方法论，以实现业界领先的 PPA（IT之家注：性能、功耗、面积）。双方将紧密合作，优化 Intel 14A 工艺以提供可投入量产的 PDK…