transistor

general · First seen 2026-06-07 · Last seen 2026-10-14 · 9 mentions

Overview

晶体管(transistor)是现代电子电路中控制电流开关和放大的基本元件,也是芯片的最小构成单元,其集成密度直接决定芯片算力与功耗表现。当前半导体产业围绕晶体管的竞争,已从单纯缩小尺寸转向新型材料、新存储结构和先进封装等多个方向并行推进。

晶体管近期技术进展

  • 2D 材料晶体管告别实验室:imec 联手台积电、ASML 实现 50nm 栅距 300mm 晶圆验证:二维材料被视为延续晶体管微缩的候选路径之一,此次在 300mm 晶圆上实现 50nm 栅距验证,意味着该技术从实验室走向产业化的关键一步。
  • MemSilicon Tapes Out MountTai 2026, a 28nm 1Gb RRAM Chip With One Transistor per Four Cells:MemSilicon 完成基于 28nm 工艺的 1Gb 容量 RRAM 芯片流片,采用每四个存储单元共用一个晶体管的 1T4R 结构,以降低新型存储器的面积成本。
  • Tao Law V2 Delivers Measured Results: Huawei Kirin 2026 Chip Shows 53.5% Transistor Density Leap as Semiconductor Rally Broadens:报道援引实测数据称,华为麒麟 2026 芯片的晶体管密度提升 53.5%,被视为制程受限背景下通过设计优化提升密度的代表性案例。
  • Sanctions have strengthened Huawei. Not the opposite.:有观点认为出口管制反而促使华为加速芯片自主研发,晶体管密度等指标的提升成为外界评估其进展的重要窗口。
  • 当前焦点与观察点

    晶体管技术路线目前呈现明显的分化:一方面,GAA、背面供电等新结构仍在延续传统硅基微缩;另一方面,二维半导体、RRAM 等新材料的量产验证开始加速,imec 与台积电、ASML 的合作和 MemSilicon 的 28nm RRAM 流片都说明产业化节奏在加快。地缘政治因素也在重塑竞争格局,在 EUV 光刻机获取受限的情况下,华为通过架构与设计层面的改进实现密度跃升,成为讨论度较高的话题。

    值得后续关注的方向包括:50nm 栅距二维晶体管能否进入试产验证、1T4R 等新型存储结构对存算一体架构的实际带动效果,以及在先进制程受限的环境下,晶体管密度的提升还能通过封装、架构优化等路径走多远。

    Coverage

    6 on file