23:18rohanpaul_ai@rohanpaul_ai76°华为提出名为「LogicFolding」的芯片设计新思路,通过将数字、模拟和存储电路垂直堆叠,缩短信号传输距离,从而减少延迟。其核心理念是「τ scaling」——不再只追求晶体管尺寸缩小,而是关注时间损耗。LogicFolding 将关键路径折叠到另一有源层,缩短导线、降低寄生延迟、收紧时钟偏差,无需改变工艺节点即可提升频率。这并非简单的 3D 封装,而是将拓扑结构作为新的缩放工具,为后光刻时代的芯片性能提升提供了新路径。行业华为LogicFolding芯片设计3D堆叠τ scaling推荐理由:当制程微缩越来越难,华为用拓扑重构芯片内部布局,做芯片架构和先进封装的人值得关注这一思路——它可能改变我们对芯片性能提升的衡量方式。原文