进迭时空搞定了新一代互联总线N200，能接各种外设，还有RISC-V RAS支持，和X200、A200核凑齐了下一代芯片的三大件，2027年量产，值得看。
进迭时空完成新一代自研互联总线 N200 的研发，这是继通算CPU核X100/X200、智算AI核A60/A100/A200后的核心版图升级。N200支持AXI2CHI、CHI2AXI等协议转换，可接入PCIe、GPU等外设，并支持RISC-V RERI规范的端到端RAS实现。该总线将与通算CPU核X200、智算AI核A200共同应用于下一代计算芯片，预计2027年量产。N200还提供时钟结构、Debug & Trace、PMU统计、Partial Good设计及配置GUI等完整配套能力。
核心技术版图升级：进迭时空新一代高性能一致性互联总线 N200 研发完成
IT之家 6 月 23 日消息，进迭时空今日宣布，继布局通用计算 CPU 核（X60/X100/X200）、智能计算 AI 核（A60/A100/A200）后，进迭时空迎来核心技术版图的重大升级 —— 进迭时空的新一代自研互联总线 N200 正式完成研发 。 据介绍，进迭时空已完成通用计算、智能计算、计算互联三大核心技术板块的布局。互联总线 N200 将与通算 CPU 核 X200、智算 AI 核 A200 一起应用于进迭时空的下一代计算芯片中， 并预计于 2027 年正式量产 。 IT之家注意到，N200 围绕芯片工程实践提供了完整的配套能力： 支持 AXI2CHI、CHI2AXI 等各种协议转换桥，便于 PCIe、GPU 等各类 I/O 外设接入； 支持多种类型的聚合节点，可有效节省 Ring 环节点，利于后端优化实现，提升整体性能； 支持专有的消息与配置互联通路，与主通路解耦，用于中断传递、Trace 数据传输和寄存器访问； 支持符合 RISC-V RERI 规范的端到端 RAS 实现； 提供灵活的时钟结构，包括同步分频、异步桥接等，可满足各类场景需求； 支持 Debug & Trace 能力； 提供丰富的 PMU 性能统计接口； 支持 Partial Good 设计，以提升芯片量产良率； 提供完整配置 GUI，可灵活支持定制化生成需求，支持 RTL 分区分层自动生成与校验，降低物理实现难度，支持配置文档与集成测试集生成。 目前，N200 已完成整体架构设计、RTL 开发与验证、PPA Push、驱动开发与软硬件协同验证；同时，基于 FPGA 原型平台，与 X200 构建面向下一代算力芯片的原型系统，现已完成多个关键验证。进迭时空官方表示，N200 与通算 CPU 核、智算 AI 核共同构成下一代算力平台的核心技术底座。 相关阅读： 《 进迭时空第三代 RISC-V 处理器核 X200 完成研发：香山昆明湖架构，性能翻倍 》