每秒 520 万亿次浮点运算，我国自研 AI 芯片取得架构突破

IT之家 7 月 13 日消息，据央视新闻报道，7 月 13 日，我国首颗采用软件定义与三维近存计算技术的 AI 芯片在上海正式亮相。这颗芯片在 14 纳米制程工艺上，实现了每秒 520 万亿次浮点运算的算力，其最大特点是通过底层架构创新，走出了一条不依赖先进制程的高端算力发展路径。 IT之家从报道中获悉，该芯片采用了软件定义与三维近存计算相结合的技术路线。一方面，通过软件定义芯片技术，硬件资源可以根据不同任务动态调配，大幅提升算力利用率；另一方面， 通过三维垂直堆叠技术 ，将计算单元与存储单元紧密集成在一起，访存带宽达到每秒 6.4TB，从架构上缓解了长期困扰芯片设计的“存储墙”瓶颈。 报道称，由于不再单纯依赖制程微缩来提升性能，这条技术路线的供应链更加稳定可控。同步发布的还有与该芯片配套的全栈软件工具链，兼容主流深度学习框架，并形成了从单张加速卡、AI 服务器，到液冷超节点、大规模智算集群的完整产品体系，能够为大模型训练与推理提供规模化、可落地的算力支撑。 业内认为，这标志着我国在高端算力芯片领域，探索出了一条以架构创新代替制程追随的自主发展新路，对夯实人工智能算力底座具有重要意义。 延伸阅读 软件定义芯片（Software Defined Chip, SDC）是一种新型的芯片设计范式，其核心思想是通过软件编程来动态定义和配置芯片的硬件功能，从而让同一块芯片能够灵活适应不同的计算任务。这种技术可以显著提升芯片的通用性和能效比。 三维近存计算（3D Near-Memory Computing）是一种将计算单元与存储器（如 DRAM）在垂直方向上进行三维堆叠集成的技术。这种设计可以极大缩短数据在计算与存储单元之间的传输距离，从而有效突破传统冯 · 诺依曼架构中因“存储墙”问题导致的数据传输瓶颈，提升整体能效和计算性能。 在 AI 芯片领域，除了追求算力峰值，访存带宽同样是衡量性能的关键指标。例如，英伟达的 H100 芯片采用了 HBM2e 或 HBM3 高带宽内存，其内存带宽可达约 2TB/s。 “存储墙”（Memory Wall）问题是指处理器计算速度的增长远快于内存访问速度的增长，导致计算单元经常需要等待数据从内存中读取或写入，从而限制了整体系统性能。这是当前高性能计算和人工智能领域面临的核心挑战之一。 全栈软件工具链对于 AI 芯片的生态构建至关重要，它通常包括编译器、驱动程序、运行时库、性能分析工具以及对接主流深度学习框架（如 TensorFlow、PyTorch）的接口。完善的工具链可以降低开发者的使用门槛，是芯片能否成功商业化的关键因素。