09:45IT之家(博客/媒体)精选Tenstorrent 在 TT-Deploy JP 大会上发布 RISC-V CPU 内核设计 TT-Ascalon S。该 IP 以旗舰核心 Ascalon X 一半的面积实现其 70% 的性能,单位面积性能提升 1.4 倍。其采用乱序超标量 4 宽解码架构,符合 RVA23 配置文件,配备 256b 矢量单元,在 SPECint2006 中每 GHz 得 15 分。单个集群可扩展到 8 个内核,并针对代理式 AI 的混合型、分支密集执行模式优化。AI模型TenstorrentAscalon SRISC-VCPU设计智能体推荐理由:Jim Keller 团队的新 RISC-V 内核,面积砍半性能保留七成,单位面积性能提升 40%,专为智能体场景优化。原文