AITOP

5月15日

11:20

arXiv cs.LG@Frederik Schmitt, Matthias Cosler, Niklas Metzger, Julian Siber, Vladimir Krsmanovic, Mohamed Ghanem, Bernd Finkbeiner

精选58

反应式综合是从逻辑规范自动构建硬件电路的经典难题，既算法困难又需手写形式规范。本文提出神经符号方法，将大推理模型与模型检查器结合，通过符号反馈迭代修复 Verilog 实现，在年度综合竞赛中解决更多基准问题，甚至能处理参数化系统（已知不可判定问题）。同时引入自动形式化步骤，将规范任务从时序逻辑迁移到自然语言，并创建了自然语言规范数据集用于评估。实验表明，从自然语言出发的性能与从形式规范出发相当，使自然语言综合成为可行的端到端工作流。

论文反应式综合大推理模型形式验证 Verilog 自然语言规范

推荐理由：硬件设计自动化领域终于有了突破——大推理模型让自然语言写规范成为可能，做 EDA 工具或形式验证的团队值得关注这个端到端方案。

5月14日

13:26

arXiv: DeepSeek@Zhongkai Yu, Yichen Lin, Chenyang Zhou, Yuwei Zhang, Kun Zhou, Junxia Cui, Haotian Ye, Zhengding Hu, Zaifeng Pan, Ruiyi Wang, Yujie Zhao, Hejia Zhang, Jingbo Shang, Jishen Zhao, Yufei Ding

精选65

ChipMATE是首个自训练的多智能体RTL代码生成框架，解决了现有API系统依赖黄金测试平台、无法在气隙环境中部署、不能利用厂商私有代码库的问题。它通过Verilog智能体与Python参考模型智能体相互验证，无需黄金标准即可实现正确性。采用回溯推理工作流防止错误传播，两阶段训练先独立训练再联合协作。在VerilogEval V2上，4B和9B模型分别达到75.0%和80.1%的pass@1，超越所有自训练模型甚至1600B参数的DeepSeek V4。代码和权重已开源。

AI模型 RTL生成多智能体自训练 Verilog 芯片设计

推荐理由：芯片设计团队终于有了可私有化部署的RTL生成方案——ChipMATE不依赖闭源API、无需黄金测试平台，还能用厂商内部代码训练，做数字IC设计的开发者可以直接试。