AITOP
精选
过去 24 小时，从 862 条中筛出 54 条
全部模型产品行业论文技巧
标签：芯片设计×
6月11日
15:28
15:23
15:07
6月1日
00:09
5月29日
08:02
AITOP5月29日 08:02
Opus 4.8发布：编程助手的“静默时刻”，是解放开发者，还是新门槛？🔥Anthropic 把 AI 编程的“确认键”彻底删掉了！Claude Code 搭载全新 Opus 4.8 模型，长时间任务不跑偏、不废话、不中断，像一个资深工程师一样默默干活，从功能开发到漏洞清扫全包圆，你在旁边喝茶等结果就行。过去 AI 写代码三步一问“这样可以吗”，现在它直接交完整交付物……自主编程的最后一层窗户纸，被捅破了。做自动化开发和代码审查的团队，这个模型建议直接上手，效率差距肉眼可见……Opus 4.8发布：编程助手的“静默时刻”，是解放开发者，还是新门槛？
5月25日
19:20
19:20rohanpaul_ai@rohanpaul_ai
精选76°
华为发布了一种名为 LogicFolding 的新型芯片设计方法，旨在通过减少信号传输延迟来提升性能，而非单纯追求晶体管尺寸缩小。该方法引入“τ scaling”概念，将芯片性能瓶颈从晶体管大小转向时间延迟的优化。LogicFolding 通过垂直堆叠有源电路层并用混合键合连接，缩短关键路径，降低延迟和能耗。这一突破有望帮助华为在芯片制造领域缩小与台积电的差距。
AI模型华为LogicFolding芯片设计τ scaling半导体
推荐理由：芯片设计从业者和关注半导体竞争格局的读者值得关注——LogicFolding 提出了从“缩小晶体管”到“减少时间浪费”的新范式，可能改变行业对性能提升的衡量标准。建议点开了解具体技术细节。
原文
15:52
15:52rohanpaul_ai@rohanpaul_ai
精选76°
华为在美国制裁压力下提出 Tau Scaling 定律，通过缩短信号传输延迟而非单纯缩小晶体管尺寸来提升芯片性能。其核心技术 LogicFolding 通过折叠逻辑块、缩短关键线路来降低电阻和寄生电容，实现更快的信号切换。华为声称已用此思路量产 381 款芯片，下一代麒麟手机芯片将首次全面验证 Tau Scaling。目标是在 2031 年达到 1.4nm 级密度，接近台积电和英特尔 2029 年的节点规划。这一突破可能改变芯片制造的游戏规则，绕开对先进光刻机的依赖。
行业华为芯片设计Tau Scaling半导体制裁
推荐理由：华为用 Tau Scaling 绕开光刻机限制，做芯片设计或关注半导体自主化的开发者值得了解——这可能改变未来芯片性能提升的路径。
原文
5月14日
13:26
13:26arXiv: DeepSeek@Zhongkai Yu, Yichen Lin, Chenyang Zhou, Yuwei Zhang, Kun Zhou, Junxia Cui, Haotian Ye, Zhengding Hu, Zaifeng Pan, Ruiyi Wang, Yujie Zhao, Hejia Zhang, Jingbo Shang, Jishen Zhao, Yufei Ding
精选
ChipMATE是首个自训练的多智能体RTL代码生成框架，解决了现有API系统依赖黄金测试平台、无法在气隙环境中部署、不能利用厂商私有代码库的问题。它通过Verilog智能体与Python参考模型智能体相互验证，无需黄金标准即可实现正确性。采用回溯推理工作流防止错误传播，两阶段训练先独立训练再联合协作。在VerilogEval V2上，4B和9B模型分别达到75.0%和80.1%的pass@1，超越所有自训练模型甚至1600B参数的DeepSeek V4。代码和权重已开源。
AI模型RTL生成多智能体自训练Verilog芯片设计
推荐理由：芯片设计团队终于有了可私有化部署的RTL生成方案——ChipMATE不依赖闭源API、无需黄金测试平台，还能用厂商内部代码训练，做数字IC设计的开发者可以直接试。
原文