精选理由
华为3D芯片新思，北大EDA实测线长缩30%
华为发布以逻辑折叠技术为核心的'韬定律'，将芯片设计从2D平面转向标准单元堆叠的3D重构。北京大学团队随后官宣面向该设计的'真3D'EDA工具原型，覆盖布局规划和布局阶段，支持GPU加速和千万级实例规模。相比当前赝3D流程，该工具实现平均约30%线长缩减、约6%WNS改善与约12%TNS改善，峰值温度下降3%以上。验证实例规模从约100万到约2470万。
AI 翻译 · 中文
华为发布以逻辑折叠技术为核心的'韬定律'，将芯片设计从2D平面转向标准单元堆叠的3D重构。北京大学团队随后官宣面向该设计的'真3D'EDA工具原型，覆盖布局规划和布局阶段，支持GPU加速和千万级实例规模。相比当前赝3D流程，该工具实现平均约30%线长缩减、约6%WNS改善与约12%TNS改善，峰值温度下降3%以上。验证实例规模从约100万到约2470万。
IT之家 5 月 26 日消息，华为日前官宣了 以逻辑折叠（Logic Folding）技术为核心的“韬（τ）定律” ，将芯片设计从 2D 平面优化推向标准单元堆叠的 3D 重构。 随后，北京大学集成电路学院 5 月 26 日发布消息， 在面向“韬定律”3D 逻辑折叠设计的“真 3D”EDA 方向取得关键进展 。 与传统的 die-to-die 堆叠不同，逻辑折叠并非将粗粒度的模块拆分到多块芯粒进行堆叠，而是在设计阶段就把同一模块内部的…