芯片设计相关 AI 资讯

8月19日

11:45

11:45IT之家（博客/媒体）

日本芯片设计企业Socionext宣布将利用英特尔代工的Intel 18A-P工艺开发定制SoC，满足数据中心、边缘计算和高性能计算需求。Socionext将结合自身ASIC专业技术和英特尔的先进制程与封装路线图，为客户打造针对特定应用工作负载优化的差异化SoC解决方案。该系列的首个项目将是一颗HPC芯片，Socionext首席技术官Rajinder Cheema表示Intel 18A-P工艺代表了先进工艺技术的重要一步。英特尔代工全球业务发展与市场营销总经理John Zucker表示，双方合作将丰富AI加速、HPC和物理AI产品开发的生态系统，加快客户产品上市速度。

行业 Socionext 英特尔 Intel 18A-P

推荐理由：Socionext联手英特尔18A-P工艺，要为数据中心和HPC打造专用芯片了，这组合挺有看头。

原文

8月7日

23:29

23:29IT之家（博客/媒体）

Anthropic正在扩大内部芯片设计团队，计划开发自研ASIC芯片。负责芯片设计强化学习的研究工程师岗位年薪最高达85万美元，而实际负责ASIC设计的硅工程师岗位薪资约为32万至48.5万美元，两者技能要求高度重合。此前月之暗面推出的Kimi K3模型曾在48小时内完成一款4mm²模拟芯片设计，采用Nangate 45nm工艺库，解码吞吐量超8700 tokens/s。Anthropic尚未公布首款自研ASIC芯片的规格、合作方或发布时间。

行业 Anthropic Claude ASIC

事件专题

推荐理由：Anthropic造芯片给搞AI训练的工程师开85万美元，比实际造芯片的还高，这就是用AI设计AI芯片的现状。

原文

09:40

官方账号arXiv cs.AI@Jia Xiong, Runkai Li, Chenxu Niu, Guangyuan Gao, Changwen Xing, Yifan Zhang, Xinlai Wan, Jieran Cui, Chen Bai, Yusheng Hua, Ying Wang, Ming Ling, Xi Wang, Tao Xie

论文提出MicroEvo框架，将现成LLM与蒙特卡洛树搜索（MCTS）结合用于多目标微架构优化。该框架包含LLM驱动的进化算子、Pareto感知树策略、主动知识积累机制和状态感知指令。实验显示，MicroEvo相比NSGA-II将Pareto前沿质量最高提升36.2%，搜索效率提升10.6倍。该方法在复杂工业级核心上展现出强可扩展性，代码已在GitHub开源。

论文 MicroEvo MCTS LLM

推荐理由：MicroEvo用LLM引导芯片微架构设计搜索，比NSGA-II质量高36.2%，效率提升10倍多，代码已开源。

原文

8月3日

10:00

10:00IT之家（博客/媒体）

74°

华为半导体首席科学家廖恒在7月25日近5小时专访中首次提出半导体产业链“18层宝塔”理论，认为产业上限由最短短板层级决定。他评价DeepSeek创始人梁文锋在行业盲从Scaling Law时选择了稀疏激活架构，称之为“先验者”。廖恒坦言自己在华为曾误判鲲鹏ARM服务器CPU、昇腾训练卡和数据中心算力需求三个方向。他认为摩尔定律在7nm制程后经济性停滞，国产芯片突围需全产业链协同。

行业华为昇腾 DeepSeek

事件专题

推荐理由：华为芯片老将廖恒开口了，讲18层宝塔理论，还夸DeepSeek梁文锋，自曝三次误判，全程干货。

原文

7月28日

14:44

14:44IT之家（博客/媒体）

精选

摩根士丹利研报指出，谷歌自研 Frozen v2 芯片可能不会采用台积电的 CoWoS 高级封装，而是将 SRAM 直接集成到硅片上。这种方案可提供极高带宽和超低延迟，但面临裸片面积增大、功耗升高的挑战。类似方案已被 Taalas 今年早些时候采用。摩根士丹利预计 Frozen v2 最快 2025 年进入早期生产阶段，2028 年量产，合作伙伴或为美满（Marvell）。

行业 Frozen v2 Google CoWoS

推荐理由：谷歌下一代AI芯片不走寻常路，放弃CoWoS封装把SRAM塞进芯片里，性能更强但设计也更难了。看看摩根士丹利怎么分析的。

原文

7月27日

11:00

11:00IT之家（博客/媒体）

精选

英伟达正将Vera处理器部署到下一代CPU和GPU开发的EDA工作流程中，与Cadence和Synopsys合作优化关键应用。测试显示，Cadence Jasper形式验证平台和Synopsys VCS功能验证工具在部分工作负载上性能提升最高1.5倍。Vera搭载88个定制Olympus CPU核心和LPDDR5X内存子系统，为高性能计算提供支持。英伟达计划在此基础上推出下一代Rosa处理器。

行业 Vera 英伟达 Cadence

推荐理由：英伟达的Vera CPU在芯片设计工具上实测提速最高1.5倍，和Cadence、Synopsys一起优化，让下一代芯片设计更快更省时间。

原文

10:59

官方账号NVIDIA AI@NVIDIAAI

精选

NVIDIA在代理芯片设计场景中测试了Nemotron 3 Ultra的RTL编码能力。该模型迭代编写芯片逻辑代码、通过仿真器运行、读取失败并重写。在九个真实设计工作类别中，Nemotron 3 Ultra平均通过率达97.1%，每次迭代消耗6629个tokens。这是测试中所有开源模型里表现最好的。

AI模型 Nemotron 3 Ultra NVIDIA RTL编码

事件专题

推荐理由：NVIDIA测了Nemotron 3 Ultra在芯片设计RTL编码上的表现，九类任务平均通过率97.1%，开源模型里最强，值得关注。

原文

7月21日

10:12

10:12IT之家（博客/媒体）

精选

西门子于2024年7月20日宣布签署收购 Precision Innovations 的协议，交易预计于2026年第三季度完成，条款未披露。Precision Innovations 成立于2019年，基于开源 OpenROAD 框架开发 EDA 软件，支持 SoC 设计早期评估架构与设计权衡，优化 PPA（功耗、性能、面积）指标。此次收购将为西门子 EDA 增加 AI 驱动的芯片规划与设计探索能力，补充其现有数字设计与物理实现能力，提升可行性分析与下游决策效率。

行业 Siemens Precision Innovations EDA

推荐理由：西门子收购了一家做芯片设计早期评估的 EDA 公司 Precision Innovations，补上 AI 规划能力，以后芯片设计能更快优化 PPA。

原文

7月20日

16:07

官方一手Pandaily@contact@pandaily.com (Pandaily)

Moonshot AI 的 Kimi K3 在 48 小时内利用开源 EDA 工具和 45nm 工艺库，自动完成了从架构到布局的完整芯片设计流程。该实验展示了 AI 在芯片设计领域的端到端能力，直接挑战了 Synopsys、Cadence 等传统 EDA 厂商的市场地位。Kimi K3 的自主化流程可能大幅降低芯片开发成本与周期，推动半导体设计民主化。

AI模型 Kimi K3 Moonshot AI EDA

事件专题

推荐理由：Kimi K3 48小时走完芯片设计全流程，用开源EDA挑战行业巨头，这事儿值得关注。

原文

14:03

14:03IT之家（博客/媒体）

精选

Rapidus与Cadence宣布合作，在芯片设计AI辅助领域引入Cadence InnoStack AI Super Agent。Rapidus为其Raads产品线新增Raads Navigator和Raads Indicator工具，实现智能体设计编排。这些工具能自动协调从早期架构探索到最终验收的任务，旨在将先进制程SoC设计的周转时间减半。

行业 Rapidus Cadence 芯片设计

推荐理由：Rapidus和Cadence联手，用AI智能体自动跑通芯片设计全流程，目标是把开发时间砍半，适合关注EDA和先进制程的人。

原文

7月17日

11:06

11:06IT之家（博客/媒体）

72°

月之暗面在 Kimi K3 技术博客中展示了其芯片设计能力，K3 模型在 48 小时内基于 Nangate 45nm 库完成专用芯片的构建、优化和验证。该芯片集成 146 万个标准单元、0.277MB SRAM 和 INT4 MAC 阵列，面积仅 4 mm²，在 100 MHz 频率下仿真解码吞吐量超 8700 Token/s。这体现了 K3 具备长远规划的智能体能力。

AI模型 Kimi K3 月之暗面芯片设计

事件专题

推荐理由：月之暗面用 Kimi K3 自己设计了一个芯片，48 小时搞定，性能还挺猛。想看看 AI 怎么自己造芯片的可以点进去。

原文

7月13日

11:38

官方账号arXiv cs.LG@Kangwei Xu, Bing Li, Ulf Schlichtmann

这篇论文讨论了LLM在电子设计自动化（EDA）前端设计中的应用，指出其可在HDL生成、测试台构建和设计空间探索等任务中作为统一接口。文章回顾了从局部辅助到自主代理执行的演变，并介绍了OpenClaw等先驱系统。还分析了LLM在电路生成和高级综合中提升设计质量的现有进展。最后，论文总结了集成LLM的关键挑战和未来机遇。

论文 LLM EDA 芯片设计

事件专题

推荐理由：这篇论文系统梳理了LLM在芯片前端设计中的应用，从HDL生成到设计空间探索，还介绍了OpenClaw等代理AI方案，适合关注EDA与AI结合的读者。

原文

7月8日

14:10

量子位@梦晨

DeepSeek于一年前启动秘密造芯项目，专攻AI推理芯片。目前已与多家芯片设计公司、晶圆代工厂和存储器供应商展开接洽。招聘全程不公开，显示该项目高度保密。此举可能降低对第三方芯片的依赖，提升推理效率。

行业 DeepSeek AI芯片推理芯片

推荐理由：DeepSeek偷偷造芯片了，专为推理优化，已经找好代工厂和存储器供应商，硬件布局动了真格。

原文

7月5日

10:32

官方一手pandaily@contact@pandaily.com (Pandaily)

AI眼镜进入量产阶段，但芯片层面的过热、延迟和电池寿命形成“不可能三角”。专用SoC必须在成本、性能和电池续航之间找到平衡。例如，高性能芯片导致功耗和散热问题，而低功耗方案又难以支撑实时AI推理。目前尚无单一芯片能同时满足这三项指标。

行业 AI眼镜 SoC 芯片设计

推荐理由：想买AI眼镜？先看看芯片这个硬伤。成本、性能和续航三选二，厂商在怎么破局？

原文

10:30

官方一手pandaily@contact@pandaily.com (Pandaily)

华为何庭波发表Tao's Law V2论文，提出LogicFolding技术。该技术通过逻辑折叠将Kirin芯片的晶体管密度提升53.5%。这使得Kirin CPU频率有望突破4GHz。论文详细描述了晶体管内连线优化的具体方法。

论文 Tao's Law V2 LogicFolding Kirin

推荐理由：华为发了篇论文，LogicFolding让Kirin晶体管密度涨53.5%，CPU能跑4GHz以上，芯片设计的新思路。

原文

00:11

官方一手marktechpost@Asif Razzaq

NVIDIA 发布 HORIZON 框架，一种免手动代理，通过 Git Worktrees 将每个 RTL 问题作为版本化仓库托管。该框架在多个 RTL 基准测试中达到 100% 完成率，无需人工干预。HORIZON 自动迭代设计、验证和修复硬件描述代码，显著提升芯片设计效率。

AI模型 NVIDIA HORIZON RTL

事件专题

推荐理由：NVIDIA 新出的 HORIZON 代理，能自动搞定 RTL 设计，基准测试全通过，做芯片验证的可以看看。

原文

7月4日

12:13

12:13IT之家（博客/媒体）

73°

华为半导体负责人何庭波于7月3日发布《面向多层级电子系统的时间缩微理论》V2版本，相比5月25日的V1版新增核心概念τ（时间常数）的工程细节和实测数据。新版论文补充了LogicFolding架构的齿比概念，实现从宏块级离散优化转向单元级连续优化。同时新增Kirin 2026与Kirin9030 Pro的电压、频率、功耗等量产实测数据，并明确TSV从顶层金属下移至M6层的演进路径及Ascend系列迭代节奏。

论文华为何庭波韬定律

推荐理由：何庭波把理论落地了，V2版补了工程细节和实测数据，还有Kirin 2026对比Kirin9030 Pro的参数，搞芯片设计的别错过。

原文

6月25日

00:50

berryxia@berryxia

83°

OpenAI推出自研AI芯片Jalapeño，专用于推理（Inference）场景，设计制造仅用9个月，并由AI辅助完成。该芯片由Broadcom负责生产，目标是将推理成本降低约50%（Broadcom CEO原话）。早期性能数据显示，其性能功耗比显著优于NVIDIA Blackwell和Google TPU。首批样片已到手并开始测试。

AI产品 OpenAI Jalapeño Broadcom

事件专题

推荐理由：OpenAI被推理成本逼急了，自研芯片Jalapeño，9个月流片，性能超Blackwell和TPU还省一半钱，值得看看细节。

原文

6月24日

14:25

14:25IT之家（博客/媒体）

高通正与字节跳动洽谈提供芯片设计服务，若成行字节跳动将成为其首批客户。该批芯片部分基于高通收购的AlphaWave Semi技术，预计包含视频处理单元（VPU）研发。目标是在2024年底实现量产，双方谈判仍在推进但结果未定。此举旨在使高通降低对智能手机市场的依赖，并拓展数据中心芯片赛道。

行业高通字节跳动芯片设计

推荐理由：高通想用定制芯片帮你做视频处理，字节跳动可能是第一批用上的，明年量产。

原文

6月23日

23:00

量子位@十三

73°

字节跳动发布豆包2.1，其Agent可在18小时内自动完成芯片设计代码编写。在编程基准测试中，豆包2.1的表现比肩Opus 4.7。该版本强化了自主编程和长时任务执行能力，适用于复杂工程场景。

AI模型豆包2.1 字节跳动智能体

推荐理由：豆包2.1的Agent太能干了，独自跑18小时写出芯片代码，编程水平还追上了Opus 4.7，做硬件的可以关注下。

原文

6月9日

10:31

10:31IT之家（博客/媒体）

78°

Cadence 在 COMPUTEX 2026 上宣布，其 ChipStack AI Super Agent 在 NVIDIA 支持下达到 Level-5 自主水平，成为业界首款全自主芯片设计 AI 虚拟工程师。该智能体基于 Cadence AI 驱动 EDA 产品组合和 NVIDIA Nemotron 模型构建，由 NVIDIA OpenShell 沙箱提供安全保障。它能独立执行复杂的芯片设计和验证工作流程，无需逐步提示，可评估中间结果并自主决策，覆盖规格理解、RTL 生成、验证规划等任务。这标志着芯片设计从 AI 辅助工程师向自主虚拟工程师的跨越，将显著提升资深工程师的设计效率和信心。

AI产品芯片设计自主智能体 Cadence

事件专题

推荐理由：芯片设计团队终于有了能独立干活的 AI 虚拟工程师——ChipStack 从辅助进化为自主执行，做复杂芯片验证的工程师可以直接用它加速迭代，值得点开了解。

原文

6月3日

06:23

Y Combinator@ycombinator

72°

Refortifai 推出 Atrisa，一款专为模拟电路设计打造的 AI 智能体。Atrisa 能够对电路进行分层推理，根据规格找到合适的拓扑结构，并进行深度调试，同时考虑寄生效应、物理布局、可复用性和干扰。它支持用户导入现有的 PDK、设计文档和工具包，并自动理解和适配。这标志着 AI 在模拟芯片设计这一高难度领域迈出了重要一步。

AI产品智能体模拟电路设计 Refortifai

推荐理由：模拟芯片设计是 AI 最难攻克的领域之一，Atrisa 直接处理寄生效应和物理布局，做模拟电路设计的工程师值得关注，可以大幅缩短调试周期。

原文

03:29

Y Combinator@ycombinator

Refortifai 正在开发名为 Atrisa AI 的智能体，专用于模拟电路设计。它能对电路进行分层推理，根据规格找到合适拓扑结构，并进行深度调试。该智能体具备寄生效应、物理布局、可重用性和干扰感知能力，支持用户带入现有 PDK、设计文档和工具集。这标志着 AI 在专业硬件设计领域的重要突破，有望大幅提升模拟电路工程师的效率。

AI产品智能体模拟电路设计 Refortifai

推荐理由：模拟电路设计是芯片开发中最依赖经验的环节，Atrisa 把 AI 推理能力带入这个领域，做模拟 IC 设计的工程师值得关注，可以直接用现有工具链试试。

原文

5月28日

06:13

rohanpaul_ai@rohanpaul_ai

本期新闻简报涵盖多项AI与芯片领域重要进展：华为公布芯片设计新突破，有望缩小与台积电、英特尔的差距；阿里巴巴与南京大学联合论文提出通过选择性稀疏注意力机制，使标准LLM高效处理超长上下文；深度分析DeepSeek的真正优势不在于廉价聊天机器人，而在于将硬件稀缺转化为策略的架构创新；Meta、斯坦福与伊利诺伊大学联合调研论文主张AI智能体在代码作为主要工作层时表现更佳；Anthropic联合创始人警告AI导致的失业将引发历史性道德危机；xAI向SuperGrok和X Premium+用户推出终端原生智能体“Grok Build”。

行业华为芯片设计长上下文

事件专题

推荐理由：芯片开发者、长上下文研究者、智能体实践者都能从中找到硬核洞察——华为的突破可能重塑竞争格局，阿里论文直接解决长文本推理痛点，DeepSeek的架构思路值得借鉴。建议花5分钟扫读，挑与自身领域相关的深度内容细看。

原文

5月27日

23:18

rohanpaul_ai@rohanpaul_ai

76°

华为提出名为「LogicFolding」的芯片设计新思路，通过将数字、模拟和存储电路垂直堆叠，缩短信号传输距离，从而减少延迟。其核心理念是「τ scaling」——不再只追求晶体管尺寸缩小，而是关注时间损耗。LogicFolding 将关键路径折叠到另一有源层，缩短导线、降低寄生延迟、收紧时钟偏差，无需改变工艺节点即可提升频率。这并非简单的 3D 封装，而是将拓扑结构作为新的缩放工具，为后光刻时代的芯片性能提升提供了新路径。

行业华为 LogicFolding 芯片设计

推荐理由：当制程微缩越来越难，华为用拓扑重构芯片内部布局，做芯片架构和先进封装的人值得关注这一思路——它可能改变我们对芯片性能提升的衡量方式。

原文

00:06

00:06IT之家（博客/媒体）

精选

华为半导体业务总裁何庭波在2026国际电路与系统研讨会上提出“韬（τ）定律”，这是中国企业首次提出引领全球半导体产业的新原则。基于该定律，华为过去六年设计量产381款芯片，预计2031年高端芯片晶体管密度达1.4纳米制程同等水平。内部成立数万人的“莫邪”工作小组，历经七年攻关。今年秋天将发布首个完整采用逻辑折叠技术的麒麟芯片，晶体管密度达238 MTr/mm²，提升53.5%，P核能效提升41%，峰值频率3.1GHz提升12.7%。

行业华为韬定律莫邪

推荐理由：华为芯片新路线，7年磨一剑

原文

5月26日

23:52

23:52IT之家（博客/媒体）

精选

华为发布以逻辑折叠技术为核心的'韬定律'，将芯片设计从2D平面转向标准单元堆叠的3D重构。北京大学团队随后官宣面向该设计的'真3D'EDA工具原型，覆盖布局规划和布局阶段，支持GPU加速和千万级实例规模。相比当前赝3D流程，该工具实现平均约30%线长缩减、约6%WNS改善与约12%TNS改善，峰值温度下降3%以上。验证实例规模从约100万到约2470万。

AI模型华为韬定律北京大学

推荐理由：华为3D芯片新思，北大EDA实测线长缩30%

原文

13:34

13:34IT之家（博客/媒体）

精选

华为在ISCAS 2026上提出半导体新演进路径“韬定律”，核心指标从晶体管尺寸转向时间常数τ。基于该定律，华为6年量产381款芯片，并通过“τ缩微”和“逻辑折叠”技术在垂直方向堆叠电路。华为预计2031年高端芯片晶体管密度可达1.4纳米制程同等水平。上海交通大学教授周健军称该定律重构了沿用50余年的摩尔定律范式，为产业开辟全新发展指引。

AI模型韬定律华为逻辑折叠

推荐理由：华为用时间换性能，芯片不用只拼制程了

原文

5月25日

19:20

rohanpaul_ai@rohanpaul_ai

精选76°

华为发布了一种名为 LogicFolding 的新型芯片设计方法，旨在通过减少信号传输延迟来提升性能，而非单纯追求晶体管尺寸缩小。该方法引入“τ scaling”概念，将芯片性能瓶颈从晶体管大小转向时间延迟的优化。LogicFolding 通过垂直堆叠有源电路层并用混合键合连接，缩短关键路径，降低延迟和能耗。这一突破有望帮助华为在芯片制造领域缩小与台积电的差距。

AI模型华为 LogicFolding 芯片设计

推荐理由：芯片设计从业者和关注半导体竞争格局的读者值得关注——LogicFolding 提出了从“缩小晶体管”到“减少时间浪费”的新范式，可能改变行业对性能提升的衡量标准。建议点开了解具体技术细节。

原文

15:52

rohanpaul_ai@rohanpaul_ai

精选76°

华为在美国制裁压力下提出 Tau Scaling 定律，通过缩短信号传输延迟而非单纯缩小晶体管尺寸来提升芯片性能。其核心技术 LogicFolding 通过折叠逻辑块、缩短关键线路来降低电阻和寄生电容，实现更快的信号切换。华为声称已用此思路量产 381 款芯片，下一代麒麟手机芯片将首次全面验证 Tau Scaling。目标是在 2031 年达到 1.4nm 级密度，接近台积电和英特尔 2029 年的节点规划。这一突破可能改变芯片制造的游戏规则，绕开对先进光刻机的依赖。

行业华为芯片设计 Tau Scaling

推荐理由：华为用 Tau Scaling 绕开光刻机限制，做芯片设计或关注半导体自主化的开发者值得了解——这可能改变未来芯片性能提升的路径。

原文

5月14日

13:26

官方一手arXiv: DeepSeek@Zhongkai Yu, Yichen Lin, Chenyang Zhou, Yuwei Zhang, Kun Zhou, Junxia Cui, Haotian Ye, Zhengding Hu, Zaifeng Pan, Ruiyi Wang, Yujie Zhao, Hejia Zhang, Jingbo Shang, Jishen Zhao, Yufei Ding

精选

ChipMATE是首个自训练的多智能体RTL代码生成框架，解决了现有API系统依赖黄金测试平台、无法在气隙环境中部署、不能利用厂商私有代码库的问题。它通过Verilog智能体与Python参考模型智能体相互验证，无需黄金标准即可实现正确性。采用回溯推理工作流防止错误传播，两阶段训练先独立训练再联合协作。在VerilogEval V2上，4B和9B模型分别达到75.0%和80.1%的pass@1，超越所有自训练模型甚至1600B参数的DeepSeek V4。代码和权重已开源。

AI模型 RTL生成多智能体自训练

推荐理由：芯片设计团队终于有了可私有化部署的RTL生成方案——ChipMATE不依赖闭源API、无需黄金测试平台，还能用厂商内部代码训练，做数字IC设计的开发者可以直接试。

原文