#Verilog

硬件设计领域终于有了大规模开源数据集，做芯片验证或 RTL 生成的团队可以直接用这 13 万样本微调模型，省去自己爬取和标注的麻烦。建议做 EDA 工具或 AI for Hardware 的开发者点开看看。

硬件设计自动化领域终于有了突破——大推理模型让自然语言写规范成为可能，做 EDA 工具或形式验证的团队值得关注这个端到端方案。

芯片设计团队终于有了可私有化部署的RTL生成方案——ChipMATE不依赖闭源API、无需黄金测试平台，还能用厂商内部代码训练，做数字IC设计的开发者可以直接试。