AITOP
全部 AI 动态
AI 相关资讯全量信息流
全部博客资讯推文论文
全部模型产品行业论文技巧
标签：EDA×
6月16日
20:46
6月12日
12:57
6月11日
15:28
15:23
15:07
6月9日
10:31
10:31IT之家（博客/媒体）
78°
Cadence 在 COMPUTEX 2026 上宣布，其 ChipStack AI Super Agent 在 NVIDIA 支持下达到 Level-5 自主水平，成为业界首款全自主芯片设计 AI 虚拟工程师。该智能体基于 Cadence AI 驱动 EDA 产品组合和 NVIDIA Nemotron 模型构建，由 NVIDIA OpenShell 沙箱提供安全保障。它能独立执行复杂的芯片设计和验证工作流程，无需逐步提示，可评估中间结果并自主决策，覆盖规格理解、RTL 生成、验证规划等任务。这标志着芯片设计从 AI 辅助工程师向自主虚拟工程师的跨越，将显著提升资深工程师的设计效率和信心。
AI产品芯片设计自主智能体CadenceNVIDIAEDA
推荐理由：芯片设计团队终于有了能独立干活的 AI 虚拟工程师——ChipStack 从辅助进化为自主执行，做复杂芯片验证的工程师可以直接用它加速迭代，值得点开了解。
原文
6月8日
10:56
10:56arXiv cs.LG@Julian Withöft, Werner John, Emre Ecik, Ralf Brüning, Jürgen Götze
本文提出了一种名为摊销神经优化（ANO）的方法，用于高速信号完整性（SI）分析的预布局设计空间探索。传统方法依赖迭代式黑箱优化算法，计算成本高昂，而ANO通过使用完全可微的神经网络代理模型，从代理中提取解析梯度来训练全局优化策略。训练完成后，ANO策略能在单次确定性前向传播中直接将不同通道上下文映射到接近最优的设计参数，从而消除了推理时的迭代过程。在DDR5 DFE、9维SerDes Tx/Rx联合均衡和DDR3 DQS差分对布线等复杂场景中，ANO相比实例特定黑箱算法仅牺牲约10%的最优性，却实现了三到四个数量级的加速。对于大规模32万实例的多角SerDes扫描优化，ANO将原本需要数天的计算压缩为毫秒级的单次批量前向传播，将计算密集的SI优化转变为实时交互式预布局设计空间探索。
论文信号完整性设计空间探索神经网络代理摊销优化EDA
推荐理由：做高速电路设计或EDA工具开发的团队，终于有办法把信号完整性优化从数天缩短到毫秒级——ANO直接学出优化策略而非反复迭代，值得在DDR5/SerDes等场景中试试。
原文
5月29日
15:33