15:33IT之家(博客/媒体)精选华为轮值董事长徐直军首次披露华为芯片六年突围全过程,2020年3月华为启动“莫邪”项目介入芯片制造。华为提出“韬(τ)定律”,以“时间缩微”替代“几何缩微”作为半导体新原则,逻辑折叠设计不挑工艺(28nm、7nm、3nm均适用)。逻辑折叠需自研EDA工具,海思花数年才走到今天,最大瓶颈仍在EDA。北京大学集成电路学院5月26日宣布在面向“韬定律”的“真3D”EDA方向取得关键进展,构建了物理实现工具原型并支持千万级实例。行业华为徐直军韬定律逻辑折叠EDA推荐理由:华为自曝芯片突围全过程原文
13:34IT之家(博客/媒体)精选华为在ISCAS 2026上提出半导体新演进路径“韬定律”,核心指标从晶体管尺寸转向时间常数τ。基于该定律,华为6年量产381款芯片,并通过“τ缩微”和“逻辑折叠”技术在垂直方向堆叠电路。华为预计2031年高端芯片晶体管密度可达1.4纳米制程同等水平。上海交通大学教授周健军称该定律重构了沿用50余年的摩尔定律范式,为产业开辟全新发展指引。AI模型韬定律华为逻辑折叠1.4纳米芯片设计推荐理由:华为用时间换性能,芯片不用只拼制程了原文
15:10Pandaily@contact@pandaily.com (Pandaily)精选76°华为董事何庭波在2026年ISCAS会议上提出Tau Law,这是一种新的半导体缩放框架,通过逻辑折叠技术实现时间最小化,目标是在2031年达到相当于1.4nm的晶体管密度。该定律被视为后Dennard缩放时代的替代路径,旨在突破传统制程微缩的物理极限。Tau Law强调通过电路设计和架构创新来提升性能,而非单纯依赖工艺节点缩小。这一进展对全球芯片产业格局具有潜在影响,尤其在中美科技竞争背景下。行业华为Tau Law芯片缩放逻辑折叠1.4nm推荐理由:华为提出的Tau Law为后摩尔时代的芯片缩放提供了新思路,做半导体架构和先进制程的工程师值得关注——逻辑折叠可能改变未来芯片设计范式。原文
13:06IT之家(博客/媒体)83°华为半导体业务部总裁何庭波在ISCAS 2026上提出“韬(τ)定律”,并发表论文详细介绍逻辑折叠(LogicFolding)技术。该技术在不依赖新光刻工艺的情况下,通过三维空间拓扑重组提升芯片性能。麒麟2026芯片已率先采用该技术,晶体管密度从155 MTr/mm²提升至238 MTr/mm²,能效提高41%,时钟频率提升近13%。未来麒麟2027、2028、2029芯片规划明确,昇腾990预计2030年引入逻辑折叠,性能提升超100倍。这标志着芯片行业从单纯追求几何缩放的“摩尔定律”进入新的时间缩放时代。行业华为麒麟芯片昇腾AI芯片逻辑折叠半导体推荐理由:华为用逻辑折叠绕开光刻限制,在固定节点上实现性能跃升,做芯片设计或关注国产半导体突破的开发者值得细读论文,看看这个路线图是否真的可行。原文
11:12IT之家(博客/媒体)精选华为董事何庭波在 ISCAS 2026 透露麒麟 2026 芯片(暂定名)将于秋季面世,采用逻辑折叠技术。晶体管密度达 238 MTr/mm²,较传统 2D 设计提升 53.5%。P 核能效提升 41%,峰值频率达 3.1GHz,较麒麟 9030 的 2.75GHz 提升 12.7%。华为计划 2031 年实现 400+MTr/mm² 密度和 5.0GHz 主频。AI模型华为麒麟2026逻辑折叠芯片架构推荐理由:麒麟2026性能参数揭秘原文
11:11IT之家(博客/媒体)精选华为半导体业务部总裁何庭波在ISCAS 2026上表示,2020年后华为与合作伙伴努力使手机芯片重回市场。去年推出的麒麟9030 Pro后,芯片进入性能“饱和区”。华为基于韬(τ)定律以“时间缩微”替代“几何缩微”,通过逻辑折叠等核心技术实现阶跃提升。麒麟2026芯片由单层扩展至双层,晶体管密度等指标大幅提升。何庭波称取得了一系列仅靠先进制程难以取得的进步,这些创新将在2027年及之后量产芯片中落地。AI模型华为麒麟逻辑折叠手机芯片韬定律推荐理由:华为芯片找到新路,性能饱和后还能再跃升原文
10:48IT之家(博客/媒体)精选在ISCAS 2026上,华为何庭波发表演讲,提出韬(τ)定律,以“时间缩微”替代“几何缩微”作为半导体演进新原则。核心是逻辑折叠技术,构建从器件、电路、芯片到系统层面的多层级协同优化体系,系统性降低时间常数τ。该体系包括器件级优化、电路级逻辑折叠、芯片级软硬芯协同设计以及系统级灵衢总线。预计到2031年,基于韬定律的高端芯片晶体管密度将达1.4纳米制程同等水平。行业华为逻辑折叠韬定律半导体芯片推荐理由:华为发布芯片演进新路线图原文