17:45IT之家(博客/媒体)精选三星电子已暂停8Hi HBM3E内存的生产,将每月15万片HBM前端DRAM晶圆产能转向12Hi HBM3E和HBM4。12Hi HBM3E当前为出货主力,HBM4则服务于已量产的NVIDIA Rubin GPU等AI芯片。三星在HBM3/HBM3E阶段受挫后,在HBM4上率先实现量产,而SK海力士和美光仍持有大额HBM3E订单。行业三星HBM3EHBM4NVIDIA Rubin内存8 个信源在谈推荐理由:三星调整HBM产线,停掉8Hi HBM3E全力冲12Hi和HBM4,跟SK海力士和美光抢下一代AI芯片订单。原文
21:03IT之家(博客/媒体)精选韩国 AI 芯片企业 DeepX 宣布其 2nm 端侧 AI 芯片 DX-M2 将采用三星电子的 LPDDR5X-PIM 存内计算解决方案。PIM 技术将数据处理器集成在 DRAM 中,能减少数据移动,提升能效和计算效率。DX-M2 算力达 80 TOPS,上市价格低于 50 美元,瞄准端侧 AI 应用。后续型号 DX-M3 目标算力 1000 TOPS,将搭配标准化的 LPDDR6-PIM。这标志着存内计算技术从实验室走向商业化落地。AI产品存内计算PIMDeepX三星端侧AI芯片推荐理由:存内计算终于有了明确的商业化路径——DeepX 用不到 50 美元的芯片把 PIM 技术带到端侧,做边缘 AI 和低功耗推理的团队值得关注。原文
10:30IT之家(博客/媒体)精选72°三星在2026台北国际电脑展上展示了面向HBM5内存的HPB(热阻断路径)封装散热结构,旨在解决高密度、高速度HBM堆栈的散热压力。该技术在封装内部加入独立热柱,从堆叠内部带走热量并导向散热器,重点优化D2D PHY区域的热管理。HPB已在HBM4E上验证,首批12层样品已出货。三星还确认HBM5基底芯片将转向2nm工艺。与此同时,SK海力士采用iHBM方案,将冷却元件嵌入D2D PHY层,可降低超30%热阻,两者路线不同。行业HBM5三星SK海力士散热架构AI数据中心推荐理由:AI数据中心对高带宽内存的散热需求日益迫切,三星和SK海力士的竞争方案直接影响HBM5性能与可靠性。做AI基础设施或芯片设计的团队值得关注,这决定了未来AI系统的热管理效率。原文
12:14IT之家(博客/媒体)精选三星在 2026 年台北国际电脑展上展示了全球首款 HBM5 内存,这是面向未来高性能计算和 AI 训练需求的第八代存储技术。HBM5 预计在 2029 年至 2031 年间推出市场,采用 2nm 基础裸片搭配 1c nm DRAM 的先进制造工艺。为应对超高功耗,HBM5 将采用浸没式冷却技术,直接将裸片和封装整体浸泡在冷却液中。性能方面,HBM5 将 I/O 通道提升至 4096-bit,以 16 层堆叠为标准,预期每个堆叠的带宽将提升至 4 TB/s。这一进展标志着存储技术向更高带宽和更低功耗迈出了重要一步。AI产品HBM5三星存储技术AI训练高性能计算推荐理由:HBM5 是 AI 训练和 HPC 场景的下一代关键存储技术,做 AI 基础设施或高性能计算的团队值得关注——三星提前展示原型,意味着未来几年的算力瓶颈有望被突破。原文
08:48IT之家(博客/媒体)精选三星电子宣布向全球主要客户交付业界首批 12 层 HBM4E 样品,这是高带宽内存领域的重要进展。HBM4E 提供 14Gbps 引脚速度并可扩展至 16Gbps,带宽达 3.6 TB/s,相比 HBM4 提升 20%。它结合 1c nm DRAM 和 4nm 逻辑裸晶,能效提升 16%,热阻改进 14%。单堆栈容量 48GB,未来还将推出 8Hi 32GB 和 16Hi 64GB 版本。三星计划根据客户进度开始批量生产,这将加速 LLM 和下一代 AI 系统的性能提升。行业三星HBM4E高带宽内存AI 算力LLM推荐理由:HBM4E 是 AI 算力的关键瓶颈突破,做大规模模型训练和推理的团队值得关注——带宽提升 20% 直接缩短训练时间,能效改进还能降低数据中心成本。原文
AITOP5月29日 08:02Opus 4.8发布:编程助手的“静默时刻”,是解放开发者,还是新门槛?🔥Anthropic 把 AI 编程的“确认键”彻底删掉了!Claude Code 搭载全新 Opus 4.8 模型,长时间任务不跑偏、不废话、不中断,像一个资深工程师一样默默干活,从功能开发到漏洞清扫全包圆,你在旁边喝茶等结果就行。过去 AI 写代码三步一问“这样可以吗”,现在它直接交完整交付物……自主编程的最后一层窗户纸,被捅破了。做自动化开发和代码审查的团队,这个模型建议直接上手,效率差距肉眼可见……
15:43IT之家(博客/媒体)精选三星电子正在研发下一代HBM技术,旨在提升移动设备端侧AI性能。该技术采用多层堆叠FOWLP方案,通过改进VCS铜柱结构(从3:1~5:1提升至15:1~20:1)和FOWLP补强,解决传统LPDDR带宽和散热瓶颈。理论带宽可提升15-30%,并支持更多I/O接口。业内预计该技术最快在Exynos 2800后期或Exynos 2900中集成。AI产品三星HBM端侧AI移动设备FOWLP推荐理由:端侧AI手机的性能瓶颈即将被打破,关注移动端AI落地的开发者可以提前了解三星的技术路线,看看未来手机能跑多强的模型。原文