00:50berryxia@berryxia83°OpenAI推出自研AI芯片Jalapeño,专用于推理(Inference)场景,设计制造仅用9个月,并由AI辅助完成。该芯片由Broadcom负责生产,目标是将推理成本降低约50%(Broadcom CEO原话)。早期性能数据显示,其性能功耗比显著优于NVIDIA Blackwell和Google TPU。首批样片已到手并开始测试。AI产品OpenAIJalapeñoBroadcom推理芯片芯片设计10 个信源在谈推荐理由:OpenAI被推理成本逼急了,自研芯片Jalapeño,9个月流片,性能超Blackwell和TPU还省一半钱,值得看看细节。原文
06:23Y Combinator@ycombinator72°Refortifai 推出 Atrisa,一款专为模拟电路设计打造的 AI 智能体。Atrisa 能够对电路进行分层推理,根据规格找到合适的拓扑结构,并进行深度调试,同时考虑寄生效应、物理布局、可复用性和干扰。它支持用户导入现有的 PDK、设计文档和工具包,并自动理解和适配。这标志着 AI 在模拟芯片设计这一高难度领域迈出了重要一步。AI产品智能体模拟电路设计RefortifaiAtrisa芯片设计推荐理由:模拟芯片设计是 AI 最难攻克的领域之一,Atrisa 直接处理寄生效应和物理布局,做模拟电路设计的工程师值得关注,可以大幅缩短调试周期。原文
03:29Y Combinator@ycombinatorRefortifai 正在开发名为 Atrisa AI 的智能体,专用于模拟电路设计。它能对电路进行分层推理,根据规格找到合适拓扑结构,并进行深度调试。该智能体具备寄生效应、物理布局、可重用性和干扰感知能力,支持用户带入现有 PDK、设计文档和工具集。这标志着 AI 在专业硬件设计领域的重要突破,有望大幅提升模拟电路工程师的效率。AI产品智能体模拟电路设计RefortifaiAtrisa AI芯片设计推荐理由:模拟电路设计是芯片开发中最依赖经验的环节,Atrisa 把 AI 推理能力带入这个领域,做模拟 IC 设计的工程师值得关注,可以直接用现有工具链试试。原文
06:13rohanpaul_ai@rohanpaul_ai本期新闻简报涵盖多项AI与芯片领域重要进展:华为公布芯片设计新突破,有望缩小与台积电、英特尔的差距;阿里巴巴与南京大学联合论文提出通过选择性稀疏注意力机制,使标准LLM高效处理超长上下文;深度分析DeepSeek的真正优势不在于廉价聊天机器人,而在于将硬件稀缺转化为策略的架构创新;Meta、斯坦福与伊利诺伊大学联合调研论文主张AI智能体在代码作为主要工作层时表现更佳;Anthropic联合创始人警告AI导致的失业将引发历史性道德危机;xAI向SuperGrok和X Premium+用户推出终端原生智能体“Grok Build”。行业华为芯片设计长上下文DeepSeek智能体Grok BuildAI失业10 个信源在谈推荐理由:芯片开发者、长上下文研究者、智能体实践者都能从中找到硬核洞察——华为的突破可能重塑竞争格局,阿里论文直接解决长文本推理痛点,DeepSeek的架构思路值得借鉴。建议花5分钟扫读,挑与自身领域相关的深度内容细看。原文
23:18rohanpaul_ai@rohanpaul_ai76°华为提出名为「LogicFolding」的芯片设计新思路,通过将数字、模拟和存储电路垂直堆叠,缩短信号传输距离,从而减少延迟。其核心理念是「τ scaling」——不再只追求晶体管尺寸缩小,而是关注时间损耗。LogicFolding 将关键路径折叠到另一有源层,缩短导线、降低寄生延迟、收紧时钟偏差,无需改变工艺节点即可提升频率。这并非简单的 3D 封装,而是将拓扑结构作为新的缩放工具,为后光刻时代的芯片性能提升提供了新路径。行业华为LogicFolding芯片设计3D堆叠τ scaling推荐理由:当制程微缩越来越难,华为用拓扑重构芯片内部布局,做芯片架构和先进封装的人值得关注这一思路——它可能改变我们对芯片性能提升的衡量方式。原文
19:20rohanpaul_ai@rohanpaul_ai精选76°华为发布了一种名为 LogicFolding 的新型芯片设计方法,旨在通过减少信号传输延迟来提升性能,而非单纯追求晶体管尺寸缩小。该方法引入“τ scaling”概念,将芯片性能瓶颈从晶体管大小转向时间延迟的优化。LogicFolding 通过垂直堆叠有源电路层并用混合键合连接,缩短关键路径,降低延迟和能耗。这一突破有望帮助华为在芯片制造领域缩小与台积电的差距。AI模型华为LogicFolding芯片设计τ scaling半导体推荐理由:芯片设计从业者和关注半导体竞争格局的读者值得关注——LogicFolding 提出了从“缩小晶体管”到“减少时间浪费”的新范式,可能改变行业对性能提升的衡量标准。建议点开了解具体技术细节。原文
15:52rohanpaul_ai@rohanpaul_ai精选76°华为在美国制裁压力下提出 Tau Scaling 定律,通过缩短信号传输延迟而非单纯缩小晶体管尺寸来提升芯片性能。其核心技术 LogicFolding 通过折叠逻辑块、缩短关键线路来降低电阻和寄生电容,实现更快的信号切换。华为声称已用此思路量产 381 款芯片,下一代麒麟手机芯片将首次全面验证 Tau Scaling。目标是在 2031 年达到 1.4nm 级密度,接近台积电和英特尔 2029 年的节点规划。这一突破可能改变芯片制造的游戏规则,绕开对先进光刻机的依赖。行业华为芯片设计Tau Scaling半导体制裁推荐理由:华为用 Tau Scaling 绕开光刻机限制,做芯片设计或关注半导体自主化的开发者值得了解——这可能改变未来芯片性能提升的路径。原文