Chinese content摩根士丹利：谷歌 Frozen v2 芯片或弃用台积电 CoWoS，集成 SRAM
谷歌下一代AI芯片不走寻常路，放弃CoWoS封装把SRAM塞进芯片里，性能更强但设计也更难了。看看摩根士丹利怎么分析的。
IT之家Source
#chip design
67 stories · 6 in 7 days · 13 in 30 days
Jul 28
Jul 27
Chinese content英伟达用Vera处理器加速下一代CPU和GPU设计，EDA应用提速最高1.5倍
英伟达的Vera CPU在芯片设计工具上实测提速最高1.5倍，和Cadence、Synopsys一起优化，让下一代芯片设计更快更省时间。
IT之家Source
Chinese contentNemotron 3 Ultra在代理芯片设计RTL编码测试中平均通过率97.1%
NVIDIA测了Nemotron 3 Ultra在芯片设计RTL编码上的表现，九类任务平均通过率97.1%，开源模型里最强，值得关注。
Jul 21
Chinese content西门子将收购 Precision Innovations，扩展 EDA 产品矩阵
西门子收购了一家做芯片设计早期评估的 EDA 公司 Precision Innovations，补上 AI 规划能力，以后芯片设计能更快优化 PPA。
IT之家Source
Jul 20
Chinese contentRapidus与Cadence合作推芯片设计AI辅助，目标周转减半
Rapidus和Cadence联手，用AI智能体自动跑通芯片设计全流程，目标是把开发时间砍半，适合关注EDA和先进制程的人。
IT之家Source
Jul 17
Chinese contentKimi K3 展示“AI 为 AI 设计芯片”：48 小时完成芯片构建与验证
月之暗面用 Kimi K3 自己设计了一个芯片，48 小时搞定，性能还挺猛。想看看 AI 怎么自己造芯片的可以点进去。
IT之家Source
Jul 13
Chinese contentLLM在EDA前端设计中的挑战与机遇
这篇论文系统梳理了LLM在芯片前端设计中的应用，从HDL生成到设计空间探索，还介绍了OpenClaw等代理AI方案，适合关注EDA与AI结合的读者。
Jul 8
Jul 5
Chinese content华为何庭波发表Tao's Law V2论文：LogicFolding让Kirin晶体管密度提升53.5%
华为发了篇论文，LogicFolding让Kirin晶体管密度涨53.5%，CPU能跑4GHz以上，芯片设计的新思路。
Chinese contentNVIDIA HORIZON 免手动代理在 RTL 基准测试中达成 100% 完成率
NVIDIA 新出的 HORIZON 代理，能自动搞定 RTL 设计，基准测试全通过，做芯片验证的可以看看。
Jul 4
Chinese content华为何庭波发布V2版“韬定律”论文，补充工程细节和实测数据
何庭波把理论落地了，V2版补了工程细节和实测数据，还有Kirin 2026对比Kirin9030 Pro的参数，搞芯片设计的别错过。
IT之家Source
Jun 25
Chinese contentOpenAI发布首款自研AI推理芯片Jalapeño
OpenAI被推理成本逼急了，自研芯片Jalapeño，9个月流片，性能超Blackwell和TPU还省一半钱，值得看看细节。
Jun 24
Jun 23
Jun 9
Chinese contentCadence 携手 NVIDIA 发布全自主芯片设计 AI 虚拟工程师
芯片设计团队终于有了能独立干活的 AI 虚拟工程师——ChipStack 从辅助进化为自主执行，做复杂芯片验证的工程师可以直接用它加速迭代，值得点开了解。
IT之家Source
Jun 3
Chinese contentRefortifai 发布 Atrisa：模拟电路设计智能体
模拟芯片设计是 AI 最难攻克的领域之一，Atrisa 直接处理寄生效应和物理布局，做模拟电路设计的工程师值得关注，可以大幅缩短调试周期。
Products03:29
Chinese contentRefortifai 推出 Atrisa AI：模拟电路设计智能体模拟电路设计是芯片开发中最依赖经验的环节，Atrisa 把 AI 推理能力带入这个领域，做模拟 IC 设计的工程师值得关注，可以直接用现有工具链试试。
May 28
Chinese content华为芯片设计突破、阿里长上下文优化、DeepSeek架构策略、Meta智能体代码层、Anthropic警告AI失业、xAI发布Grok Build
芯片开发者、长上下文研究者、智能体实践者都能从中找到硬核洞察——华为的突破可能重塑竞争格局，阿里论文直接解决长文本推理痛点，DeepSeek的架构思路值得借鉴。建议花5分钟扫读，挑与自身领域相关的深度内容细看。
May 27
Chinese content华为新突破「LogicFolding」：用时间换空间，缩小与台积电差距
当制程微缩越来越难，华为用拓扑重构芯片内部布局，做芯片架构和先进封装的人值得关注这一思路——它可能改变我们对芯片性能提升的衡量方式。
May 26
May 25
Chinese content华为发布 LogicFolding 芯片设计，缩小与台积电差距
芯片设计从业者和关注半导体竞争格局的读者值得关注——LogicFolding 提出了从“缩小晶体管”到“减少时间浪费”的新范式，可能改变行业对性能提升的衡量标准。建议点开了解具体技术细节。
Chinese content华为发布 Tau Scaling 芯片设计突破，目标 1.4nm 密度
华为用 Tau Scaling 绕开光刻机限制，做芯片设计或关注半导体自主化的开发者值得了解——这可能改变未来芯片性能提升的路径。
May 14
Chinese contentChipMATE：首个自训练多智能体框架，RTL生成超越DeepSeek V4
芯片设计团队终于有了可私有化部署的RTL生成方案——ChipMATE不依赖闭源API、无需黄金测试平台，还能用厂商内部代码训练，做数字IC设计的开发者可以直接试。